

(11) Publication number:

03277008 A

Generated Document.

## PATENT ABSTRACTS OF JAPAN

(21) Application number: 02079598

(51) Intl. Cl.: H03H 9/02

(22) Application date: 27.03.90

(30) Priority:

(43) Date of application publication:

09.12.91

(84) Designated contracting

states:

(71) Applicant: MURATA MFG CO LTD

(72) Inventor: TANAKA YASUHIRO

(74) Representative:

# (54) CAPACITOR INCORPORATING TYPE CHIP OSCILLATOR


(57) Abstract:


PURPOSE: To prevent fluctuation of a static capacitance without increasing the manufacture cost by forming the static capacitor with an external electrode or a capacitor electrode and a common electrode formed on an upper face of the element main body in a capacitor incorporating type chip oscillator forming a static capacitance between the external electrode and the common electrode.

CONSTITUTION: When a capacitor incorporating type chip oscillator 1 is mounted on a board, after solder paste is coated onto a board electrode 25, the chip oscillator 1 is mounted on paste, and soldering is implemented by applying reflow. In such a case, soldering is applied to external electrodes 13, 14 and mounted parts 13b, 14b, 15b of a

common electrode 15 only and no soldering is applied to the capacitance forming parts 13a, 14a, 15a. The distance between the electrodes 14 and 15 is not fluctuated even by soldering in the capacitance forming parts 13a, 14a, 15a deciding the capacitance of the capacitor. Thus, even when an electrode is deformed, the static capacitance of the capacitor is not largely changed.

COPYRIGHT: (C)1991,JPO&Japio





®日本国特許庁(JP)。

@特許出願公開

# ⑩ 公開特許公報(A) 平3-277008

®int. Ci. ⁵

識別記号

庁内整理番号

@公開 平成3年(1991)12月9日

H 03 H 9/02

7259-5 J

審査請求 未請求 請求項の数 2 (全7頁)

69発明の名称

容量内蔵型チップ発振子

创特 顛 平2-79598

②出 願 平2(1990)3月27日

康 廣

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

**@出 顧 人 株式会社村田製作所** 

京都府長岡京市天神2丁目26番10号

四代 理 人 弁理士 中島 司朗

#### 明細書

1、発明の名称

容量内蔵型チップ発菓子

- 2、特許請求の範囲
  - (1) 両面に振動電極が形成された圧電差板を挟んで セラミック部材が設けられた業子本体の両側面に 外部電極が形成されると共に、上記業子本体の下 面から上面に延設するように共運電極が形成され、 且つ上記外部電極と共通電極との間で静電容量を 形成する容量内蔵型チップ発振子であって、

前記静電容量は前紀外部電極又は/及び前紀外 部電極と接続する容量電極と、前紀素子本体の上 面に形成された共通電極とにより形成されている ことを特徴とする容量内蔵型チップ発振子。

- (2) 前記共運電極と前記外部電極との距離は、下面 における距離よりも上面における距離の方が短く なるように構成さされていることを特徴とする特 許精求の範囲第1項記載の容量内觀型チップ発養 子。
- 3. 発明の評細な説明

#### 産業上の利用分野

本発明は、2 端子型圧電最動子の各端子とアースとの間にキャパシタンスが接続された等価回路を持つチップ発振子に関し、特に前記キャパシタンスをチップ発振子に一体的に組み込んでなる容量内蔵型チップ発振子に関する。

### 従来の技術

上記のような容量内蔵型チップ発展子においては、製造コストの低減を図るべく、下面に形成された外部電極と共通電極とによって静電容量を形成したものがある。例えば、第10図及び第11図に示すように、発展子本体61の両側面とその近傍に形成された外部電極62・62と、これら外部電極62・62間に形成された共通電極63との間で静電容量を形成するようなものが知られている。

# 発明が解決しようとする課題

ところで、上記容量内蔵型チップ発験子をブリント基板等に実装させる場合には、基板電極に半 田ペーストを塗布した後、基板上に容量内蔵型チ ップ発展子を載置し、更にリフローすることによ り行っている。

ところが、この場合、ハンダベーストの量やリフロー時の温度条件等によっては、外部電極62 や共通電極63において、半田クワレ、半田の拡がり、或いは熱ストレス、機械的ストレス等による電極の変形が生じる。このため、両電極62・63間の距離が変化する結果、その間で形成されている静電容量に変動が生じ、希望する特性の容量内蔵型チップ発展子が得られないという課題を有していた。

本発明はかかる現状に鑑みてなされたものであ り、製造コストを高騰させることなく、静電容量 が変動するのを防止することができる容量内蔵型 チップ発振子を提供することを目的とする。

#### 課題を解決するための手段

本発明は上記目的を達成するために、両面に振 動電極が形成された圧電基板を挟んでセラミック 部材が設けられた素子本体の両側面に外部電極が 形成されると共に、上記素子本体の下面から上面

を基板に半個付けにより実装しても、静電容量の 変動は極めて小さい。

#### 第1実施例

本発明の第1実施例を、第1図乃至第6図に基づいて、以下に説明する。第1図は容量内蔵型チップ発振子の正面視斜視図、第2図は第1図の発振子を実装したときの断面図、第3図はチップ発振子の分解斜視図(外部電極、共通電極は図示せず)、第4図はチップ発振子の等価回路図、第6図はチップ発振子の変形例を示す斜視図、第6図は第5図の発振子を実装したときの断面図である。

第1図及び第2図に示すように、容量内蔵型チップ発展子1は、圧電差板2と、この圧電差板2の上下面に接着されセラミックから成る保護基板3・4とを有している。

上記圧電基板2の上下面2a・2bにおける略中央部には、第3図に示すように、それぞれ振動電極5・6が形成されており、これら振動電極5・6に信号電圧が印加されると例えば厚み摺りモードの圧電振動が動起されるようになっている。

に延設するように共通電極が形成され、且つ上記 外部電極と共通電極との間で静電容量を形成する 容量内蔵型チップ発展子であって、前記静電容量 は前記外部電極又は/及び前記外部電極と接続す る容量電極と、前記素子本体の上面に形成された 共通電極とにより形成されていることを特徴とす る。

#### 作 用

上記構成の如く、静電容量が前記外部電極又は /及び外部電極と接続する容量電極と、前記素子 本体の上面に形成された共通電極とにより形成さ れていれば、静電容量は電極問距離に反比例する ところから、発養子本体の上面の電極問或いは発 振子本体の上面の電極と内部の電極とで静電容量 の大部分が形成されることになる。

しかも、半田クワレや、半田の拡がり、或いは 然ストレス、機械的ストレス等による電極の変形 は下面の電極において生じ、上面の電極で生じる ことがない。

したがって、本発明の容量内蔵型チップ発張子

また、上記上下面2a・2bの一方端にはそれぞれ引出し電極7・8か形成されており、引出し電極7・8と上記振動電極5・6とはそれぞれ接続電極9・10によって接続されている。

一方、前記保護基板3・4の接着面における振動電極5・6に置む位置には、振動電極5・6より若干大きな空間11・12が形成されており、これら空間11・12によって圧電基板2の最動が許容される。

ところで、前記圧電差板2と保護基板3・4とから成る発展子本体1両側面と、これら両側面に建なる前後面。上下面には、上記引出し電極7・8と電気的に接続された外部電極13・14が形成されており、また、容量内蔵型チップ発展2・15が形成された部分を、以下容量形成は15が形成された部分を、以下容量形成が150と、その他の部分を、以下容量形成が150と、また、上記外部電極13・14のうち上面に形成された部分(以下、容量形成部13a・1

4 aと称する)はその他の部分(以下、実装部13 b・14 bと称する)より中央方向に延びているので、容量形成部13 a・14 aと上記共通電福15 との距離 e・は実装部13 b・14 bと共通電極15 との距離 e・より短くなるような構造となる。したがって、外部電極13・14 と共通電極15 とによって構成されるコンデンサの静電容量は容量形成部13 a・14 aと上記共通電極15 との距離 e・によって略決定されることになる。

商、上記構造の容量内蔵型チップ発振子の等価 回路は、第4図に示すように、入力端子20は共 接子21を介して出力端子22と接続されており、 上記共振子21の両端はコンデンサ23・24を 介してアースされるような構造である。

ここで、上記容量内蔵型チップ発振子1を基板に実装させる際には、基板電極25上に半田ペーストを塗布した後、ペースト上にチップ発振子1を載置し、更にリフローを行うことにより半田付けする。この場合、ハンダペーストの量やリフロ

発振子の上面に位置する共通電極15を大きくして、興電性13・15及び14・15間の距離を短くするような構造であっても良いことは勿論である。

#### 第2実施例

本発明の第2実権例を、第7図及び第8図に基づいて、以下に説明する。第7図は第2実施例に係る容量内觀型チップ発振子を正面から見たときの斜視図、第8図はチップ発振子の分解斜視図 (外部電機、共通電極は図示せず)である。

第8図に示すように、容量内蔵型チップ発援子は、圧電基板32と、この圧電基板32が固定されるセラミック基板33と、セラミックから成り上配圧電基板32とセラミック基板33とを覆うカバー基板34とを有している。

上記圧電差板32の上下面には電板35・36 が形成されており、電極35・36の重なり部分37により振動電極が構成される。そして、これ ら振動電極に信号電圧が印加されると例えば厚み 滑りモードの圧電振動が励起されるようになって 一時の温度条件等によって、外部電極13・14
中共温電極15の半田クワレや、半田の拡がり、 或いは熱ストレス、機械的ストレス等による電極 の変形が生じる。この結果、電極13・155位 電極14・15間の距離が変動する。しかして ら、半田付けがなされるのは外部電極13・14 及び共温電極15の前後面、成本15bだが が成された実験部13b・14b・15bだがで あって、上面に形成はされた容量形成かい。この部でで 4 a・15 a は半田付けがない。この部でで は、コンデンサの容量を決定するによってよう は、コンデンサの容量を決定するではよった。 14・15間の距離が変動しないのである。上記に移 る・14 a・15 a では半田付けによった記憶都 は、14・15間の距離が変動しない。上記に移 合が生じた場合であったはない。

尚、上記実施例では、チップ発張子の上面に位置する外部電極13・14を大きくして、外部電価13・14と共通電極15との距離を短くしているが、このような構造に限定するものではない。例えば、第5図及び第6図に示すように、チップ

いる。

一方、前記セラミック基板33の表面には、上 記電極35・36が半田付けされる引出し電極3 8・38が形成されている。この引出し電極38 ・38は、第7図に示すように、上記3つの基板 32・33・34から成る発振子本体41の両側 面と、これら両側面に速なる前後面、上下面に形 成された外部電極42・43と電気的に接続され ている。また、発振子本体41の前後面と上下面 とには共通電極44が形成されている。この共通 電極44のうち上面に形成された部分(以下、容 置形成部4 4 a と称する)はその他の部分(以下、 実装部44bと称する) より側面方向に延びてい るので、容量形成部44aと上記外部質極42・ 43との距離は実装部44bと外部電極42・4 3との距離より短くなるような構造となる。した がって、外部電極42・43と共通電極44とに よって構成されるコンデンサの修電容量は容量形 成部44aと上記外部電径42・43との距離に よって幣決定されることになる。

## 特捌平3-277008(4)

ドストの経過の容量内蔵型チップ発展子の等価を 関路は、前記第4関に示すものと同様である。

ここで、上記容量内蔵型チップ発振子をプリント基板等に実装させた場合は、上記第1実施例を 同様、容量形成部44aは半田付けがなされない ので、チップ発振子の特性が劣化することはない。

満、上記2つの実施例では、外部電極と共通電極とはよってコンデンサの静電容量が構成されるが、本発明はこのような構造に限定するものではない。例えば、第9図に示すように、セラミック基板51の内面に形成され外部電極52と接続された容量電極52と、共通電極54の容量形成部54aとによって構成してもよい。この場合には、共通電極54の実装部54bと容量形成部54aとが同一の質積であってもよく、且つ実装部54b及び容量形成部54aと外部電極52とが同一の距離であっても良い。

## 発明の効果

以上親明したように本発明によれば、容量内蔵 型チップ発質子をプリント基板等に半田付けした


2・32…圧電蒸板、3・4…保護蒸板、5・6・35・36… 模勒電極、13・14・42・43…外部電極、15・44…共通電極、33…セラミック基板、34…カバー蒸板。


特許出職人: 练式会社 村田製作所

場合であっても、発展子のコンデンサ容量が変動 するのを抑制することができる。したがって、発 振子の特性を向上させることができという効果を 奏する。


#### 4. 図面の簡単な説明


第1図は容量内職型チップ発振子を正面側から実現ときの斜視図、第2図は第1図の発表を受験を表現図はまり、第4図図を発展ときるの新面図、第3図はチップ発表は図の発表を受けるの等値図図、第5図は第5図の発展ときの新面図、第5図は第5図の発展ときの新面図が、第5図は第2を展の分解を示すが表現である。第10図の発展子を実施したときの新面図、第11図の発展子を実施したときの新面図、第11図の発展子を実施したときの新面図である。








第 3 図











第7図

